EMI的設計規範

    在PCB設計過程中便對EMI進行抑製，便能夠在最大程度上在最後的過程中為EMI抑製的設計節省非常多的時間。那麽下麵午夜福利视频一区就來了解一下它的設計規範。

 

    IC的電源處理

 

    保證每個IC的電源PIN都有一個0.1UF的去耦電容，對於BGACHIP，要求在BGA的四角分別有0.1UF、0.01UF的電容共8個。對走線的電源尤其要注意加濾波電容，如VTT等。這不僅對穩定性有影響，對EMI也有很大的影響。

 

    時鍾線的處理

 

    1、建議先走時鍾線。

 

    2、頻率大於等於66M的時鍾線，每條過孔數不要超過2個，平均不得超過1.5個。

 

    3、頻率小於66M的時鍾線，每條過孔數不要超過3個，平均不得超過2.5個

 

    4、長度超過12inch的時鍾線，如果頻率大於20M，過孔數不得超過2個。

 

    5、如果時鍾線有過孔，在過孔的相鄰位置，在第二層（地層）和第三層（電源層）之間加一個旁路電容、如圖2.5-1所示，以確保時鍾線換層後，參考層（相鄰層）的高頻電流的回路連續。旁路電容所在的電源層必須是過孔穿過的電源層，並盡可能地靠近過孔，旁路電容與過孔的間距最大不超過300MIL。

 

    6、所有時鍾線原則上不可以穿島。下麵列舉了穿島的四種情形。

 

    跨島出現在電源島與電源島之間。此時時鍾線在第四層的背麵走線，第三層（電源層）有兩個電源島，且第四層的走線必須跨過這兩個島.

 

    跨島出現在電源島與地島之間。此時時鍾線在第四層的背麵走線，第三層（電源層）的一個電源島中間有一塊地島，且第四層的走線必須跨過這兩個島。

 

    跨島出現在地島與地層之間。此時時鍾線在第一層走線，第二層（地層）的中間有一塊地島，且第一層的走線必須跨過地島，相當於地線被中斷。

 

    時鍾線下麵沒有鋪銅。若條件限製實在做不到不穿島，保證頻率大於等於66M的時鍾線不穿島，頻率小於66M的時鍾線若穿島，必須加一個去耦電容形成鏡像通路。以圖6.1為例，在兩個電源島之間並靠近跨島的時鍾線，放置一個0.1UF的電容。

 

    當麵臨兩個過孔和一次穿島的取舍時，選一次穿島。

 

    時鍾線要遠離I/O一側板邊500MIL以上，並且不要和I/O線並行走，若實在做不到，時鍾線與I/O口線間距要大於50MIL。

 

    時鍾線走在第四層時，時鍾線的參考層（電源平麵）應盡量為時鍾供電的那個電源麵上，以其他電源麵為參考的時鍾越少越好，另外，頻率大於等於66M的時鍾線參考電源麵必須為3.3V電源平麵。

 

    時鍾線打線時線間距要大於25MIL。

 

    時鍾線打線時進去的線和出去的線應該盡量遠。

 

    注意各個時鍾信號，不要忽略任何一個時鍾，包括AUDIOCODEC的AC_BITCLK，尤其注意的是FS3-FS0，雖然說從名稱上看不是時鍾，但實際上跑的是時鍾，要加以注意。

 

    ClockChip上拉下拉電阻盡量靠近ClockChip。

 

    I/O口的處理

 

    各I/O口包括PS/2、USB、LPT、COM、SPEAKOUT、GAME分成一塊地，最左與最右與數字地相連，寬度不小於200MIL或三個過孔，其他地方不要與數字地相連。

 

    若COM2口是插針式的，盡可能靠近I/O地。

 

    I/O電路EMI器件盡量靠近I/OSHIELD。

 

    I/O口處電源層與地層單獨劃島，且Bottom和TOP層都要鋪地，不許信號穿島（信號線直接拉出PORT，不在I/OPORT中長距離走線）。

 

    幾點說明

 

    一、對EMI設計規範，設計工程師要嚴格遵守，EMI工程師有檢查的權力，違背EMI設計規範而導至EMI測試FAIL，責任由設計工程師承擔。

 

    二、.EMI工程師對設計規範負責，對嚴格遵守EMI設計規範，但仍然EMI測試FAIL，EMI工程師有責任給出解決方案，並總結到EMI設計規範中來。

 

    三、EMI工程師對每一個外設口的EMI測試負有責任，不可漏測。

 

    四、每個設計工程師有對該設計規範作修改的建議權和質疑的權力。EMI工程師有責任回答質疑，對工程師的建議通過實驗後證實後加入設計規範。

 

    五、EMI工程師有責任降低EMI設計的成本，減少磁珠的使用個數。